Bu çalışmada, kriptografide LFSR(Linear
Feedback Shift Register-Doğrusal Geri Beslemeli Kaydırmalı Yazmaç) tabanlı
senkron simetrik şifreleme yöntemlerinden biri olan ve rasgele sayı üreteci
olarak da kullanılabilenTrivium dizi/akış şifreleme algoritması, VHDL(Very High
Speed Hardware Description Language – Çok hızlı donanım tanımlama dili) dili
yardımıyla sonlu durum makinası olarak modellenmiştir. Modellemesi yapılan
algoritma, FPGA (Field Programmable Gate Array- Sahada Programlanabilir Kapı Dizileri)
ortamında gerçeklenmiş ve kriptografik uygulamalarda sayısal verinin
şifrelenmesi için anahtar olarak kullanılan rastgele görünümlü bit dizileri
üretilmiştir. Algoritmanın doğruluğu, fonksiyonel simülasyon araçları
yardımıyla zamansal olarak test edilerek üretilen bit dizilerinin rastgelelik
değerleri NIST(National Institute of Standards and Technology – Ulusal
Standartlar ve Tek. Enstitüsü) kriterleri doğrultusunda ölçülerek elde edilen
sonuçlar yorumlanmıştır.
Trivium Akış şifreleme Rasgele sayı üreteçleri NIST testleri
Bölüm | MBD |
---|---|
Yazarlar | |
Yayımlanma Tarihi | 1 Ekim 2017 |
Gönderilme Tarihi | 22 Eylül 2017 |
Yayımlandığı Sayı | Yıl 2017 Cilt: 29 Sayı: 2 |